Xpeedic Inc., USA

 

XPEEDIC: 全套的高速SI解決方案

高速通信鏈路設計越向越有挑戰性。半導體和集成電路技術的快速發展加上不斷增加的數據率，增加了挑戰.Xpeedic高速SI解決方案提供一個快速和準確的方法模型和模擬不連續 著路徑和優化信道性能。

SnPExpert - SnPExpert提供了一種快速的方法來解釋被動接收點的電特性，不僅可以在頻域系統查看S參數，還可以在時域檢查（TDR）。

ChannelExpert - ChannelExpert提供了一種快速和準確的方法來解決因為信號完整性問題而引起的級聯網絡的參數塊和TML模型。它的頻域級聯技術和2D-RLCG全波傳輸線解計算器 允許快速和準確的信道仿真。

ViaExpert - ViaExpert模塊提供了一個快速，準確的方法來模擬佈線前和佈線後的場景。內置連接器封裝，對於一個給定的疊層，通過模型與數據庫允許用戶快速組裝連接器封裝，突破區域 跟踪。

XPEEDIC：ChannelExpert –Channel探索

ChannelExpert憑藉其內建的先進電路和EM求解器技術，提供了一種快速，準確，簡便的方法來評估和分析佈局前或佈局後高速通道。

對於數字系統設計人員而言，模擬高速SERDES通道具有挑戰性。 有許多不同的仿真場景，涵蓋從佈局前/佈局後，頻域/時域/統計分析，一致性檢查到TX / RX優化的範圍。

ChannelExpert提供了許多內建的通道模板，以支持佈局前瀏覽。 支持參數S參數和傳輸線模型，以簡化通道探索。 對於佈局後場景，ChannelExpert可以通過內建場求解器自動生成的模型，從帶有傳輸線和3D的物理佈局中提取帶有或沒有串擾的所需通道。

ChannelExpert的主要功能

  • 內建2D RLGC求解器可對TML建模
  • 只需單擊一下即可輕鬆地通過表格創建多通道
  • 內建模板可快速創建單個和多個通道
  • 易於導入PCB文件以創建通道
  • 支持傳統BP，正交直接BP，正交中平面BP的完整BP模擬
  • 支持從一堆PCB文件生成高速SERDES通道，並執行串擾和插入損耗仿真
  • 支持帶有DFE，CTLE和FFE的緩衝區，根據信道特性自動優化均衡係數
  • 內建的基材和疊構數據庫可為TML建模
  • 參數化S參數文件和傳輸線物理參數，便於進行通道探索
  • 為基於S參數的頻域和串擾分析添加多種內插和外插算法
  • 支持COM（通道操作margin）分析
  • 無縫鏈接到SnpExpert以查看S參數和進行後處理

下載ChannelExpert手冊

Download ChannelExpert Brochure

Xpeedic: ViaExpert –Via建模和仿真

ViaExpert提供了一種快速而準確的方法來對通孔進行建模和仿真。 它使設計人員可以在佈局前階段通過模型快速構建並檢查關鍵信號完整性指標，例如插入損耗，回波損耗和串擾。 它還允許設計人員執行通孔和走線中斷的佈局後彷真

為了快速構建Via模型，ViaExpert提供了多種方式，包括內置模板，直接佈局文件導入以及結合了佈局跟踪突破和內置模板的組合流程。 ViaExpert部署了兩種場求解器技術：有限元素方法（FEM）求解器和混合場求解器。 兩者都採用分佈式處理和多核並行化，這為模型計算增加了新的加速水平。

ViaExpert的主要功能

  • 優化網格提高了仿真精度和速度
  • 與市場上其他工具相比，快速3D FEM和混合求解器可提供更好的容量和速度
  • 在XDPM（XPEEDIC分佈式處理管理）模塊的管理下支持HPC，遠程和本地模擬，以最大化計算機的高可用性
  • 內建連接器封裝庫，可輕鬆構建連接器通孔模型
  • 創建Via模型或導入Cadence的多種方法。 brd，.mcm，.sip文件
  • 支持任意通過數組定義，移動，複製，對齊上/下/左/右，水平/垂直分佈，在2D窗口中撤消和重做功能
  • 易於添加Via淚滴和線路補償
  • 易於修改疊層，走線長度，走線寬度，焊盤尺寸和反焊盤尺寸
  • 支持任意參數化的keepout定義，管理和在2D窗口中的使用以探索最佳的防焊盤幾何形狀，keepout形狀可以通過直線/圓弧或常規參數化幾何形狀的單位進行定義
  • 優化Routing方法並支持按軸或段定義軌跡
  • 自動端口生成，簡化了EM分析設置
  • 3D視圖使模型檢查更加容易
  • 支持參數化和優化掃描模擬
  • 支持導出到第三方工具（例如HFSS或CST）的模型

下載ViaExpert手冊

Download ViaExpert Brochure

Xpeedic: SnpExpert – S參數探索

SnpExpert通過查看頻域中的S參數並檢查時域反射儀（TDR），提供了一種快速了解系統中無源互連器電氣特性的方法。 一鍵定義差分對和vicrtim/aggressor設置，以及內置的NEXT，FEXT，PSXT，ILD，ICR和ICN，可讓用戶快速評估串擾。

SnpExpert的主要功能

  • 一鍵式定義差分對和victim/aggressor對
  • 內建合規性指標，例如IEEE802.3，OIF CEI等。
  • 內建RF組件模板圖
  • 內建Thru-Only去嵌（TOD）
  • 內建的開短路/Thru去嵌入（OTD）方法用於on-chip去嵌
  • 內建Delay和Skew計算器
  • 一鍵支持多條數據curves gating並導出S參數
  • 內建RLGC求解器，用於傳輸線
  • 從S參數文件中提取Dk / Df的多種方法
  • 內建被動/因果關係/互易性/穩定性檢查器
  • 支持將S參數轉換為寬帶SPICE或Hspice RFM模型
  • 支持S-> RLGC，RLGC-> S，S-> W-element轉換
  • 支持S參數的複數
  • 支持將多個s4p文件組合為一個snp
  • 支持Touchstone 2.0
  • 支持Python腳本以調用大多數SnpExpert功能，包括S參數導入，繪圖，添加標記，TDR，TOD等
  • 易於生成MS Word和PPT格式的報告

下載SnpExpert手冊

Download SnpExpert Brochure

Xpeedic: TmlExpert – 快速，準確的TML建模和仿真

TmlExpert是一個用於處理TML建模和仿真的應用程序。 它提供了一種快速方便的方法來創建TML模型，從仿真結果檢查（如插入損耗，回波損耗，串擾）中進行檢查，還允許設計人員對後佈局進行仿真和跟踪處理。

TmlExpert擁有3種求解器技術，包括2D RLGC，2.5D MoM和3D FEM，以實現最佳的準確性和便利性，並且具有用於傳輸線結構的各種模板，包括用於網格接地平面和fiber weave緩解的仿真。

主要功能

  • 快速的FEM3D和2D-RLGC求解器可提供更好的容量和速度
  • 最佳化3D網格可提高仿真精度和速度
  • 支持自適應掃頻和多線程處理技術，以實現出色的性能加速
  • 內建多個模板，可輕鬆進行傳輸線電氣特性探索，包括Tabbed Routing模板，蛇形Routing模板和傳統傳輸線模板
  • 自動端口生成簡化了EM分析設置
  • 3D視圖使模型檢查更加容易
  • 支持導出到第三方工具（例如HFSS）的模型

下載TmlExpert手冊

Download TmlExpert Brochure

Xpeedic: CableExpert – 快速，準確的電纜建模和仿真

電纜組裝是網絡系統中的關鍵構建組件。 精確的電纜建模已成為實現具有數千兆位數據速率的所需信號完整性的必要條件。 例如10G / 40G / 100G以太網中用於SFP和QSFP接口的雙軸電纜。 僅舉幾個例子，許多參數會對信號質量產生重大影響，例如漏極類型和屏蔽模式。 工程師需要一種快速準確的方法來對電纜進行建模和仿真，從而對信號完整性具有高度的信心。

CableExpert提供了使用內建模板快速構建3D模型的方法

  • 各種drain類型，包括中心drain和dual drain
  • 多種雙屏蔽，包括縱向和纏繞
  • 自動端口生成以簡化EM設置
  • 參數掃描可輕鬆進行假設分析

CableExpert的主要功能

  • 與市場上用於電纜仿真的其他工具相比，快速2D FEM RLGC求解器具有更好的容量和速度
  • 支持自適應掃頻和多線程處理技術，以實現出色的性能加速
  • 最佳2D網格可提高仿真精度和速度
  • 自動端口生成簡化了EM分析設置
  • 支持雙軸電纜，雙絞線，LVDS電纜，IEEE 1394，差分電纜和USB C型模板的參數化和優化掃描仿真
  • 輕鬆將CableExpert模擬項目導出到HFSS，以輕鬆進行驗證

下載CableExpert手冊

Download CableExpert Brochure

Xpeedic: Heracles - 快速，準確的電纜建模和仿真

Heracles是第一個用於高速設計的SI簽核工具。 它集成了新型混合全波EM解算器，其精度與常規3D solver相同，但速度要高得多。 混合求解器利用了PCB佈局的分層特性，並採用了逐層分解的思想，以降低問題的複雜性，並實現針對全板串擾掃描而優化的計算速度。 借助自動SI簽核流程，可以使用該工具在幾個小時內完成完整的全板串擾掃描，從而大大減少了版圖後檢查時間，可以優化佈局並確保完整的板級覆蓋範圍。

Heracles使SI工程師能夠掃描連接器或BGA封裝下的Via引腳區域和突破區域，以檢查是否存在阻抗和串擾。 從S參數中得出諸如頻域綜合串擾噪聲（ICN）或時域波形（TDT）之類的串擾指標，以量化串擾。

Heracles的主要功能

  • 內建的通用EM解算器引擎，具有可控制的精度和速度，可在幾小時內完成全板掃描，包括FEM3D解算器，Hybrid Solver和Pure Via Solver
  • 內建的高速I / O合規性，例如以太網，PCI Express，DDR，USB，SATA和SAS，其中串擾對數據速率不斷提高的高速PCB設計人員構成了巨大挑戰
  • 提供兩種靈活的方法來選擇可能存在SI問題的串擾掃描區域，方法是通過在高速I / O合規性中定義的網絡匹配規則或手動選擇
  • Heracles XSE提供了交互式界面來調用ViaExpert來可視化，掃描和優化串擾模型，並導出到HFSS以實現更好的相關性

下載Heracles手冊

Download Heracles Brochure