设计

 

POLAR:疊層設計工具剛性及軟硬結合板堆棧設計

Speedstack 是一種簡單的工具,可供 PCB 設計者和製造商設計及記錄多層式 PCB的疊構,並提供阻抗、鑽孔及材料的資訊。自動疊構選項可透過指定板厚、層數、電力層類型及阻抗等主要設計值來進行自動化的疊構設計。Polar現已推出全新的 Speedflex 選擇,可用來設計完整的軟硬結合板。

System configurations:

Speedstack —手動 / 自動疊構設計

Speedstack PCB — 包含可控制阻抗的疊構設計,是 PCB製造商及前端工程部門的理想選擇

Speedstack SI—包含可控制阻抗及損耗預測的疊層構設計,適合高速 PCB 設計者使用

Speedflex—軟硬結合板的疊層構設計

下載 Speedstack 手冊

下載 IPC2581 信息

POLAR:Si8000m無損耗阻抗設計模擬器

Si8000m—可在多種介電結構上建立阻抗模型的場效解算器

Si8000m 利用邊界元素分析來計算指定 PCB 軌道結構的可控制抗阻。此工具廣泛應用於全球的 PCB 設計、佈局及製造業。其簡單易用的快速解算介面和內建的圖形選項,是設計人員進行完整無損耗傳輸線設計的強大工具。

下載Si8000m手冊

 

POLAR:Si9000e損耗線設計模擬器

Si9000e—具備場效解算功能的損耗線設計系統

隨著對加快 PCB 設計的要求不斷增加,預佈局工程師需要在關鍵的高速傳輸線上建立損耗模型。Si9000e 能夠快速準確地在 PCB 上依據頻率建立損耗模型。

下載Si9000e手冊

 

POLAR UK : Si9000e – 快速準確的PCB傳輸線損耗建模

通過其快速,準確,與頻率相關的傳輸線建模,Si9000e可以對傳輸線損耗,給定頻率下的阻抗進行建模,並提取100多種結構的廣泛流行的PCB傳輸線上的完整傳輸線參數。 Si9000e提取RLGC矩陣,並為正在設計的結構快速繪製一系列傳輸線信息。 損耗用三種方式繪製,清楚地表明了介電質,銅和總損耗。 從2017年開始,包括用於銅(Cu)粗糙度建模的Hammerstad,Groisse和Huray方法。

Si9000e的主要特點

  • 與Speedstack連接為Speedstack Si
  • 粗糙度建模–Smooth/ Hammerstad / Groisse / Cannonball-Huray
  • 內建阻抗圖
  • 繪製導體,介電質和插入損耗的圖表
  • 全面的S參數圖一覽-幅值,相位和史密斯圖
  • 單端和混合模式S參數圖表和數據表
  • 用戶定義的S參數源和終端阻抗
  • 低至1KHz的頻率相關建模
  • Go / No Go 盲埋孔檢查

Si9000e 選項

  • XFE選項–為軟板和軟硬結合板提供網狀銅箔返迴路徑建模
  • Si串擾選項–多線和差分對(無損)串擾–建模走線之間的耦合
  • Si Excel界面選項– MicrosoftExcel®界面選項,用於Si9000e中的無損計算
  • Speedstack Si的Si Projects選項可保存結構群組

下載Si9000e手冊

Download Si9000e Brochure

 

XPEEDIC: ViaExpert – 3維過孔快速建模與模擬工具

信號通路中的阻抗不連續性對高速通道設計的信號完整性會產生重要的影響。在許多不連續中,過孔的不連續性在高速通道設計中有著至關重要的地位,準確控制過孔的阻抗是整個鏈路設計的關鍵。

三維全波電磁模擬常用於分析過孔的不連續性。傳統的三維全波模擬存在著很多缺陷,比如模型建立比較複雜和耗時很長等。VinExpert提供了一種快速,準確的方法來模擬佈線前後的場景,內建的連接腳本和模板功能讓用戶能快速部署模型,改變走線,設置焊盤,疊層等

Via Expert 功能

  • 優化網格算法,提高計算速度和精度
  • FEM3D求解器提供了高精度,高質量的解決方法
  • 混合求解器提供了更快速的解決方法,效率遠高於市場上的同類產品
  • 多種方式創建模型和導入BRD模型
  • 自動端口識別,分析設置
  • 支持參數優化和掃描分析
  • 3D視圖功能使模型檢查更輕鬆直觀
  • 支持將結果導出到HFSS和CTS
  • 使用SnpExpert工具顯示S參數和TDR等曲線

XPEEDIC: SnpExpert – S參數處理和分析工具

S參數傳統上用於射頻或者微波設計,隨著高帶寬高速率的發展,現在已被廣泛應用於高速數字設計。

Xpeedic的SnpExpert提供了一種不僅能查看頻域S參數而且能分析時域TDR來觀察系統無源互連器電性能的快速途徑,根據這些參數,可以直接找出設計中的阻抗不匹配點和改變設計參數來優化串擾耦合。

一鍵式差分動對定義和受害線/攻擊線設置,加上內建的NEXT,FEXT,PSXT,ILD,ICR和ICN,有助於客戶快速評估串擾。內建的延時和抖動計算省去了繁瑣的電路原理圖設置。內建的IEEE802.3ap標準,802.3ba標準,802.3bj和OIF CEI25G/28G合規標準有助於快速顯示S參數合規性。內建的無源性,因果性,互易性和穩定性指標來分析S參數的品質。內建的模板使從S參數繪製到的Word或PPT報告的過程自動化完成。直通去嵌的方法通過移除測試夾具影響能幫助SI工程師快速獲的DUT特徵參數.2D全波求解器快速,準確的獲取傳輸線特性。

XPEEDIC: ChannelExpert – 鏈路模擬和分析工具

隨著越來越快的數據輸速率需求,高速串行通道的設計正變得越來越具有挑戰性。在多兆位/秒的數據速率下,鏈路設計師必須表徵信號路徑中從發送到接收的所有部分,包括連接器,通孔和走線等。它們通常都用小號參數或者RLGC傳輸線(TML)模型來代表,然而,傳統的SPICE電路模擬器對這種S參數和TML模型的混合通道,尤其面對大量的端口時,很難有效的處理。

ChannelExpert作為一款創新的鏈路設計和模擬工具,很好地填補了這塊市場空白:它提供了一種快速,準確的方法來解決S參數和TML模型產生級聯網絡後的信號完整性問題。

它的頻域級聯技術和二維RLCG全波傳輸線的求解器能夠進行快速準確的信道仿真。它直觀的圖形界面,讓工程師能輕鬆地設計,分析和優化其高速信號通道,以符合設計標準。它可以使用表格的形式快速建立通道。其參數化掃描功能通過掃描通道內模塊小號參數來支持假設分析

UCAMCO NV: Integr8tor

Integr8tor - pre-CAM 工程設計軟體

這是比利時 Ucamco NV 公司所生產的第 7 代銷售及工程設計工具。它可在 pre-CAM 環境中自動完成資料輸入和設計分析,幫助銷售 / 工程團隊獲得更快且更準確的資訊用於產品工程及建立報價。它可使完整的 CAM 資料從一開始就在工序中,幫助使用者有效管理其時間。

下載 手冊

Legend Design USA 呈現 MSIM PCB

MSIM PCB  -  Spice仿真器

聯想設計 USA 提供 MSIM PCB,高速,高精度的 SPICE 仿真器。這是一個行業成熟的模擬器優化的算法,提供無與倫比的精確度,性能和價值。 MSIM 可用於許多設計驗證像模擬電路,混合信號電路和RF設計。是一個簡單的採用它的軟件輕鬆集成到任何設計環境包括波形分析和壓縮文件包含。 MSIM PCB 補充 Simbeor 對整個流道設計進行 SPICE 仿真與驗證。

下載手冊

CSiEDA: 全方位解決方案套裝

日本 CSiEDA 公司推出供全面設計高性能、高速類比及數位電路板的全套 EDA 軟體。這些工具簡單易用並能提供完美無縫的整合,讓用戶能夠將其設計從概念轉化為實際的產品。CSiEDA 套裝包括:

WinSchematic – 電路圖設計解決方案

WinSpice – 電路模擬解決方案

WinSignal– 信號完整性分析解決方案

WinPCB – PCB 電路設計解決方案

WinGerber– CAM 編輯顯示解決方案

Win3DView – 3D 封裝設計解決方案

ElectraRoute – 自動佈線解決方案

下載手冊

 

CRNX: 控制反射雜訊及串音雜訊

此一日課程將告訴您如何設計電力分配網路,包括電路板疊層、電容器的選擇及安裝設計。關於電力完整性有許多令人混淆的迷思:每個針腳只可使用 3 個電容器、盡可能使用最大值的電容器、電容器應盡量靠近裝置垂直堆疊,或電容器至電源針之間應採用短的表面跡線。區分這些迷思與事實真相的方法便是用數學演算證明。此課程的一大特色在於示範如何運用經驗法則、概算法、SPICE 及 3D 場效解算器等分析工具,來指引您達到初次成功。

 

下載課程詳情。

BDPSI: 信號完整性最佳設計實踐

透過這項由信號完整性推廣顧問 Eric Bogatin 博士設計及主持的一日課程建立您的工程直覺感。在本課程中,您將學習一種有效率的設計程序,讓您在設計下一個產品時可從一開始就排除信號完整性的問題。此程序的關鍵在於識別六種信號完整性問題、其根本原因以及可排除這些問題的設計方針。本課程將介紹及探討信號完整性的最基本原則。

下載課程詳情。

POLAR:Coupon產生器

Coupon Gen是一種可從多層疊層產生可控阻抗條的自動工具。該工具可獨立用於 Si8000m / Si9000e 或搭配 Speedstack PCB / SI 使用,以自動產生阻抗條,然後輕鬆導出至生產使用的 CAM 軟體。

CGen PCB —用於阻抗條的自動測試條產生器

CGen SI — 用於損耗條的自動測試條產生器

下載 CGen 手冊

POLAR: XFE - Si8000m / Si9000e 場效解算器的交叉結構軟性增強功能

Polar 宣佈推出適用於其 2D 場效解算器 Si8000m 和 Si9000e 的全新交叉結構軟性增強功能(Xhatch Flex Enhancement,XFE),可用來模擬一般用於軟性 PCB 電路中的十字交叉板的作用。現在利用能夠修正精細幾何和軟性材料變化的 Polar 專有多通道模擬功能,可對無損耗可控阻抗結構執行精確的模擬。

欲知更多詳情,請聯絡我們。

POLAR UK:Si8000m無損PCB控制阻抗場求解器

Si8000m場求解器使用邊界元素方法的強大功能,該方法基於早期POLAR阻抗設計系統中熟悉的易於使用的用戶界面。 Si8000m添加了增強的建模功能,以預測多個介電PCB構建的最終阻抗,並考慮到在緊密間隔的差分結構上介電常數的局部變化。 Si8000m現場求解阻抗設計系統提供了用於對大多數電路設計進行建模的先進的現場求解方法,是對POLAR CITS880s手動(受控阻抗測試系統)和POLAR GMBH RITS550 / RITS880以及半/全自動阻抗測試系統的補充。

Si8000m的主要特點

  • 與Speedstack鏈接為Speedstack PCB
  • 強大的阻抗設計系統
  • 目標阻抗反推
  • 多重介電質PCB建模
  • 16個單端結構
  • 27個差動結構
  • 36個單端共面結構
  • 36個差動共結構
  • 縮短上市時間
  • 單端和差動建模
  • 計算樹脂豐富區域的效果
  • 支持增強防焊層模型
  • 圖形生產變化
  • 可選的軌道電阻計算器

Si8000m選件

  • XFE選件–為軟板和軟硬結合板提供網狀銅箔返迴路徑建模
  • Si串擾選件–多線和差分對(無損)串擾–建模走線之間的耦合
  • Si Excel界面選件– MicrosoftExcel®界面選項,用於Si8000m中的無損計算
  • Speedstack PCB的Si Projects選件可保存結構組

下載Si8000m手冊

Download Si8000m Brochure

POLAR UK:Speedstack Si –用於阻抗和插入損耗控制的PCB的疊構設計

Speedstack Si插入損耗控制的PCB疊層設計工具是為需要通過阻抗和插入損耗控制來管理PCB疊層的設計人員,製造商或PCB技術人員設計的。 除了整合插入損耗場求解器功能之外,Speedstack Si還允許將插入損耗項目快速導入和導出到Si9000e插入損耗場求解器中,以詳細分析疊構設計。

Speedstack Si具有強大的報告功能,不僅可以產生疊構材料數據,而且還可以繪製預測的插入損耗特徵圖,包括使用Hammerstad,Groisse和Cannonball-Huray方法進行粗糙度的業界標準建模。

下載Speedstack Si手冊

Download Speedstack Si Brochure

POLAR UK:Speedstack Flex –軟硬結合的PCB疊層設計和文檔編制工具

Speedstack Flex軟硬結合的PCB疊層設計工具允許PCB製造商和OEM工程師使用Speedstack系列PCB疊層設計工具創建並記錄軟硬結合的PCB層疊層。

它使OEM設計人員可以在幾分鐘內創建準確,高效的軟硬PCB疊層,並提供無錯誤的文檔,以對成品板進行更嚴格的控制。 另一方面,對於PCB製造商來說,Speedstack Flex提供了靈活性,可以快速計算替換替代材料的可能影響,以改善可製造性並降低成本,同時保持指定的電路板參數和性能。

Speedstack Flex的主要功能

  • 網格接地平面
  • 內部覆蓋層
  • 雙重結構-用於存在兩個或多個軟性芯之間存在氣隙的情況。
  • 每種材料可定義的顏色
  • 強大的堆疊瀏覽器/搜索選項
  • 高質量的無錯誤文檔

 

XFE-網狀銅箔Flex增強

POLAR做出了使用專有技術對網狀銅箔進行建模的另一種方法,XFE(網狀銅箔Flex增強)使用POLAR的2D場求解器,但使用獨特的算法來校正各種典型受控阻抗結構中的柔性影響。

這種方法使XFE求解器可以更緊密地對各種網狀銅箔幾何形狀的效果進行建模。 XFE選項適用於POLAR的Si8000m / Si9000e,用於無損傳輸線阻抗求解器,並允許配置網狀銅的距離(HP)和寬度(HW)。

XFE的主要功能

  • 在生產阻抗控制軟性PCB時減少prototype次數
  • 為具有網格接地迴路的受控阻抗線提供建模
  • 建模基於已驗證的Polar BEM求解器
  • 可作為所有無損傳輸線的Si8000m和Si9000e的選件
  • 適用於任何部署網狀/crosshatched返回平面的PCB類型,例如 中介者

    POLAR UK:CGen PCB / CGen Si-PCB阻抗/插入損耗自動樣板產生器

    CGen樣品板產生器將手動創建阻抗樣品板的耗時過程減少到僅幾分鐘,並添加了強大的新功能,這些功能使樣品板產生器具有新的控制和靈活性。

    CGen PCB Coupon Generator是一種自動阻抗樣品板產生器,可讓您從頭開始創建受控的阻抗測試樣品板,或者從Speedstack PCB和Speedstack Si導入成品疊構,或者直接從Si8000m / Si9000e現場求解器導入結構。

    CGen Si融合了CGen PCB的所有功能,並增加了插入損耗樣品板功能。 請注意,插入損耗樣品板的設計需要微調至OEM定制指定要求,並且仍可能需要對發射和通孔結構進行最終調整。 如有任何疑問,請諮詢您的設計機構。

    替換腳本化樣品板生成

    CGen通過簡單的四步過程代替了耗時的手動或腳本化樣品板創建:

    • 導入或創建樣片層堆疊和阻抗結構
    • 選擇樣品板和阻抗測試探頭
    • 實時編輯和預覽更改
    • 導出Gerber和鑽孔文件

    下載CGen手冊

    Download Brochure

    XPEEDIC:ChannelExpert –Channel探索

    ChannelExpert憑藉其內建的先進電路和EM求解器技術,提供了一種快速,準確,簡便的方法來評估和分析佈局前或佈局後高速通道。

    對於數字系統設計人員而言,模擬高速SERDES通道具有挑戰性。 有許多不同的仿真場景,涵蓋從佈局前/佈局後,頻域/時域/統計分析,一致性檢查到TX / RX優化的範圍。

    ChannelExpert提供了許多內建的通道模板,以支持佈局前瀏覽。 支持參數S參數和傳輸線模型,以簡化通道探索。 對於佈局後場景,ChannelExpert可以通過內建場求解器自動生成的模型,從帶有傳輸線和3D的物理佈局中提取帶有或沒有串擾的所需通道。

    ChannelExpert的主要功能

    • 內建2D RLGC求解器可對TML建模
    • 只需單擊一下即可輕鬆地通過表格創建多通道
    • 內建模板可快速創建單個和多個通道
    • 易於導入PCB文件以創建通道
    • 支持傳統BP,正交直接BP,正交中平面BP的完整BP模擬
    • 支持從一堆PCB文件生成高速SERDES通道,並執行串擾和插入損耗仿真
    • 支持帶有DFE,CTLE和FFE的緩衝區,根據信道特性自動優化均衡係數
    • 內建的基材和疊構數據庫可為TML建模
    • 參數化S參數文件和傳輸線物理參數,便於進行通道探索
    • 為基於S參數的頻域和串擾分析添加多種內插和外插算法
    • 支持COM(通道操作margin)分析
    • 無縫鏈接到SnpExpert以查看S參數和進行後處理

    下載ChannelExpert手冊

    Download ChannelExpert Brochure

    Xpeedic: ViaExpert –Via建模和仿真

    ViaExpert提供了一種快速而準確的方法來對通孔進行建模和仿真。 它使設計人員可以在佈局前階段通過模型快速構建並檢查關鍵信號完整性指標,例如插入損耗,回波損耗和串擾。 它還允許設計人員執行通孔和走線中斷的佈局後彷真

    為了快速構建Via模型,ViaExpert提供了多種方式,包括內置模板,直接佈局文件導入以及結合了佈局跟踪突破和內置模板的組合流程。 ViaExpert部署了兩種場求解器技術:有限元素方法(FEM)求解器和混合場求解器。 兩者都採用分佈式處理和多核並行化,這為模型計算增加了新的加速水平。

    ViaExpert的主要功能

    • 優化網格提高了仿真精度和速度
    • 與市場上其他工具相比,快速3D FEM和混合求解器可提供更好的容量和速度
    • 在XDPM(XPEEDIC分佈式處理管理)模塊的管理下支持HPC,遠程和本地模擬,以最大化計算機的高可用性
    • 內建連接器封裝庫,可輕鬆構建連接器通孔模型
    • 創建Via模型或導入Cadence的多種方法。 brd,.mcm,.sip文件
    • 支持任意通過數組定義,移動,複製,對齊上/下/左/右,水平/垂直分佈,在2D窗口中撤消和重做功能
    • 易於添加Via淚滴和線路補償
    • 易於修改疊層,走線長度,走線寬度,焊盤尺寸和反焊盤尺寸
    • 支持任意參數化的keepout定義,管理和在2D窗口中的使用以探索最佳的防焊盤幾何形狀,keepout形狀可以通過直線/圓弧或常規參數化幾何形狀的單位進行定義
    • 優化Routing方法並支持按軸或段定義軌跡
    • 自動端口生成,簡化了EM分析設置
    • 3D視圖使模型檢查更加容易
    • 支持參數化和優化掃描模擬
    • 支持導出到第三方工具(例如HFSS或CST)的模型

    下載ViaExpert手冊

    Download ViaExpert Brochure

    Xpeedic: SnpExpert – S參數探索

    SnpExpert通過查看頻域中的S參數並檢查時域反射儀(TDR),提供了一種快速了解系統中無源互連器電氣特性的方法。 一鍵定義差分對和vicrtim/aggressor設置,以及內置的NEXT,FEXT,PSXT,ILD,ICR和ICN,可讓用戶快速評估串擾。

    SnpExpert的主要功能

    • 一鍵式定義差分對和victim/aggressor對
    • 內建合規性指標,例如IEEE802.3,OIF CEI等。
    • 內建RF組件模板圖
    • 內建Thru-Only去嵌(TOD)
    • 內建的開短路/Thru去嵌入(OTD)方法用於on-chip去嵌
    • 內建Delay和Skew計算器
    • 一鍵支持多條數據curves gating並導出S參數
    • 內建RLGC求解器,用於傳輸線
    • 從S參數文件中提取Dk / Df的多種方法
    • 內建被動/因果關係/互易性/穩定性檢查器
    • 支持將S參數轉換為寬帶SPICE或Hspice RFM模型
    • 支持S-> RLGC,RLGC-> S,S-> W-element轉換
    • 支持S參數的複數
    • 支持將多個s4p文件組合為一個snp
    • 支持Touchstone 2.0
    • 支持Python腳本以調用大多數SnpExpert功能,包括S參數導入,繪圖,添加標記,TDR,TOD等
    • 易於生成MS Word和PPT格式的報告

    下載SnpExpert手冊

    Download SnpExpert Brochure

    Xpeedic: TmlExpert – 快速,準確的TML建模和仿真

    TmlExpert是一個用於處理TML建模和仿真的應用程序。 它提供了一種快速方便的方法來創建TML模型,從仿真結果檢查(如插入損耗,回波損耗,串擾)中進行檢查,還允許設計人員對後佈局進行仿真和跟踪處理。

    TmlExpert擁有3種求解器技術,包括2D RLGC,2.5D MoM和3D FEM,以實現最佳的準確性和便利性,並且具有用於傳輸線結構的各種模板,包括用於網格接地平面和fiber weave緩解的仿真。

    主要功能

    • 快速的FEM3D和2D-RLGC求解器可提供更好的容量和速度
    • 最佳化3D網格可提高仿真精度和速度
    • 支持自適應掃頻和多線程處理技術,以實現出色的性能加速
    • 內建多個模板,可輕鬆進行傳輸線電氣特性探索,包括Tabbed Routing模板,蛇形Routing模板和傳統傳輸線模板
    • 自動端口生成簡化了EM分析設置
    • 3D視圖使模型檢查更加容易
    • 支持導出到第三方工具(例如HFSS)的模型

    下載TmlExpert手冊

    Download TmlExpert Brochure

    Xpeedic: CableExpert – 快速,準確的電纜建模和仿真

    電纜組裝是網絡系統中的關鍵構建組件。 精確的電纜建模已成為實現具有數千兆位數據速率的所需信號完整性的必要條件。 例如10G / 40G / 100G以太網中用於SFP和QSFP接口的雙軸電纜。 僅舉幾個例子,許多參數會對信號質量產生重大影響,例如漏極類型和屏蔽模式。 工程師需要一種快速準確的方法來對電纜進行建模和仿真,從而對信號完整性具有高度的信心。

    CableExpert提供了使用內建模板快速構建3D模型的方法

    • 各種drain類型,包括中心drain和dual drain
    • 多種雙屏蔽,包括縱向和纏繞
    • 自動端口生成以簡化EM設置
    • 參數掃描可輕鬆進行假設分析

    CableExpert的主要功能

    • 與市場上用於電纜仿真的其他工具相比,快速2D FEM RLGC求解器具有更好的容量和速度
    • 支持自適應掃頻和多線程處理技術,以實現出色的性能加速
    • 最佳2D網格可提高仿真精度和速度
    • 自動端口生成簡化了EM分析設置
    • 支持雙軸電纜,雙絞線,LVDS電纜,IEEE 1394,差分電纜和USB C型模板的參數化和優化掃描仿真
    • 輕鬆將CableExpert模擬項目導出到HFSS,以輕鬆進行驗證

    下載CableExpert手冊

    Download CableExpert Brochure

    Xpeedic: Heracles - 快速,準確的電纜建模和仿真

    Heracles是第一個用於高速設計的SI簽核工具。 它集成了新型混合全波EM解算器,其精度與常規3D solver相同,但速度要高得多。 混合求解器利用了PCB佈局的分層特性,並採用了逐層分解的思想,以降低問題的複雜性,並實現針對全板串擾掃描而優化的計算速度。 借助自動SI簽核流程,可以使用該工具在幾個小時內完成完整的全板串擾掃描,從而大大減少了版圖後檢查時間,可以優化佈局並確保完整的板級覆蓋範圍。

    Heracles使SI工程師能夠掃描連接器或BGA封裝下的Via引腳區域和突破區域,以檢查是否存在阻抗和串擾。 從S參數中得出諸如頻域綜合串擾噪聲(ICN)或時域波形(TDT)之類的串擾指標,以量化串擾。

    Heracles的主要功能

    • 內建的通用EM解算器引擎,具有可控制的精度和速度,可在幾小時內完成全板掃描,包括FEM3D解算器,Hybrid Solver和Pure Via Solver
    • 內建的高速I / O合規性,例如以太網,PCI Express,DDR,USB,SATA和SAS,其中串擾對數據速率不斷提高的高速PCB設計人員構成了巨大挑戰
    • 提供兩種靈活的方法來選擇可能存在SI問題的串擾掃描區域,方法是通過在高速I / O合規性中定義的網絡匹配規則或手動選擇
    • Heracles XSE提供了交互式界面來調用ViaExpert來可視化,掃描和優化串擾模型,並導出到HFSS以實現更好的相關性

    下載Heracles手冊

    Download Heracles Brochure