Polar Instruments Ltd, United Kingdom

 

Polar UK: Si9000e 高精度PCB传输线模拟软件

通过其快速，准确，与频率相关的传输线建模，Si9000e可以对传输线损耗，给定频率下的阻抗进行建模，并提取各种流行的PCB传输线（超过100种结构）中的完整传输线参数。Si9000e提取RLGC矩阵并针对要设计的结构快速绘制一系列传输线信息。损耗用三种方式绘制，清楚地表明了电介质，铜和总损耗，从2017年开始，包括用于粗糙度建模的Hammerstad，Groisse和Huray方法。

主要特点

  • 与Speedstack链接为Speedstack Si
  • Si串扰选项–多线和差分对（无损）串扰–建模走线之间的耦合
  • Speedstack的Si Projects选项可保存结构组
  • 粗糙度建模–平滑/ Hammerstad / Groisse / Cannonball-Huray
  • 内置阻抗图
  • 绘制导体，电介质和插入损耗的图表
  • 全面的S参数图一览-幅度，相位和史密斯圆图
  • 单端和混合模式S参数图表和数据表
  • 用户定义的S参数源和终端阻抗
  • 频率依赖性建模低至1KHz
  • 通过残桩孔检查进行/不进行

Si9000e选件 

  • XFE选项–为柔性和刚性刚性PCB提供交叉阴影线返回路径建模 
  • Si串扰选项–多线和差分对（无损）串扰–建模走线之间的耦合 
  • Si Excel界面选项– MicrosoftExcel®界面选项，用于Si9000e中的无损计算 
  • Speedstack Si的Si Projects选项Si保存结构组

下载Si9000e手册

 

 

Polar UK: Atlas Si – 针对PCB制造商和Si工程师的PCB插入损耗测试

Polar Atlas软件使PCB制造商能够在严格控制的生产环境中测试PCB传输线的损耗。当与适当设计的测试样片和Atlas精密GHz探头组件结合使用时，Atlas采用数学处理技术*提取与频率有关的损耗特性。

Atlas软件包可与行业标准的Tektronix DSA8300或DSA8200示波器TDR进行接口。制造商可以选择将Atlas添加到他们现有的Tek DSA中， 也可以选择Polar提供全套解决方案。

Atlas支持多种测试方法，包括Delta-L，Delta-L 3 Line，SET2DIL（单端TDR到差分插入损耗），用于从单端测试和经过适当设计的试样中提取差分插入损耗和有效Er，SET2SEIL方法（单个端TDR到单端插入损耗），用于IPC-TM-650所要求的单端插入损耗测试和SPP（短脉冲传播）方法

主要特点

  • Atlas软件旨在帮助PCB制造商在PCB生产环境中准确，可重复地测量PCB传输线损耗。
  • 符合人体工程学的探头外壳：
  •  跟踪系统上升时间并监视系统带宽。
  • Delta-L-Atlas支持Delta-L技术（v16_04完全将Delta-L的rev2p31与当前设置和参数结合在一起），该技术使用长线短线测量与创新的去嵌入技术相结合，Delta-L提供了确定原始PCB插入损耗的合理方法，可消除差动（混合模式）s参数的过孔影响。
  • SET2DIL / SET2SEIL-Atlas测试方法还包括SET2DIL（单端TDR到差分插入损耗）和SET2SEIL（单端TDR到单端插入损耗）测试方法，用于从单端测量中提取差分插入损耗。
  • SPP –短脉冲传播-SPP允许提取影响信号传播的PCB电气特性；它使用您现有的TDR / TDT设备，并产生与频率有关的参数，例如传播常数（α，衰减和β，相位常数）和有效介电常数，以及特征阻抗（包括偶数和奇数模式阻抗）。Atlas测量包括发射点外推/长线回归拟合。
  • 受控阻抗测试-Atlas GHz测试软件还可以进行传统的无损受控阻抗测试

下载手册

Polar UK: Si8000m无损PCB控制阻抗场求解器

Si8000m是一种边界元方法场求解器，它建立在早期的Polar阻抗设计系统中熟悉且易于使用的用户界面上。Si8000m增加了增强的建模功能，以预测多个介电PCB构建的最终阻抗，并考虑到了近距离差分结构上介电常数的局部变化。Si8000m假定传输线中的插入损耗可忽略不计。Si8000m现场求解阻抗设计系统提供了高级的现场求解方法，可以对大多数电路设计进行建模，并且完全替代了CITS880s和RITS550 / 880手动和自动受控阻抗测试系统。

主要特点

  • 强大的阻抗设计系统
  • 阻抗目标寻求
  • 建模多个介电PCB
  • 16单端结构
  • 27个差分结构
  • 36个单端共面结构
  • 36个差分共面结构
  • 缩短上市时间
  • 单端和差分建模
  • 计算网格铜和树脂区域的效果
  • 增强型阻焊层模型
  • 图形生产变化
  • 可选的传输线电阻计算器

Si8000m选件

  • XFE选项–为柔性和刚性刚性PCB提供交叉阴影线返回路径建模
  • Si串扰选项–多线和差分对（无损）串扰–建模走线之间的耦合
  • Si Excel界面选项– MicrosoftExcel®界面选项，用于Si8000m / Si9000e中的无损计算
  • Speedstack的Projects选项保存结构组

下载Si8000m手册

POLAR：Toneohm T-950短裤定位器

Polar世界著名的Toneohm 950 有助于识别加载元器件/裸露电路板上不同类型的短路。它独特的向量层激发（VPS）技术能够利用快速的时间识别层与层或线路到参考层的短路。 Toneohm 950被广泛应用于印刷电路板维修，故障排除和制造业上的短路位置查找。

下载手册

POLAR：新CITS880s - 可控阻抗测试系统解决方案

CITS880s系统是Polar Instruments Ltd, UK第9代阻抗测试系统。这是给需要精细测量的轨迹及薄铜阻抗的解决方案。 CITS880s设有Launch Point Extrapolation (LPE)，外接的TDR能够更准确地测量线路的瞬时或阻抗的开始。 除了Launch Point Extrapolation (LPE)外，CITS880s也能够检测shorter traces - 通常为2至3英寸比前几代CITS系列较为短。 CITS880s现在提供重新设计且由防静电耗材精密成型制造的IPS和IPDS高速探棒。以给CITS给予最大程度的保护。

Polar的IPS和IPDS高速探棒，是专门设计用于CITS880s。他们修改了内部，使用更坚固的机械设计及改进了信号路径，符合人体工程学并使用100％的防静电耗材的精密模压成型。 IPS和IPDS探针与前一代的探针容易地识别，使用蓝色标签及蓝色的对比抗蚀探针于探棒接口上。 

点击这里看看有什么新的CITS880s

Polar UK: Speedstack Si – 用于阻抗和插入损耗控制的PCB的叠层设计

Speedstack Si插入损耗受控的PCB叠层设计工具是为需要通过阻抗和插入损耗控制来管理PCB叠层的设计人员，制造商或PCB技术人员制作的。除了合并插入损耗场求解器功能之外，Speedstack Si还允许将插入损耗项目快速导入和导出到Si9000e插入损耗场求解器中，以便您可以详细分析堆栈设计。

Speedstack Si具有丰富的报告功能，不仅可以生成堆积材料数据，而且还可以绘制出预测的插入损耗特性图-包括使用Hammerstad，Groisse和Cannonball-Huray方法进行粗糙度的行业标准建模。

下载Speedstack Si手册

 

Polar UK: Speedstack PCB – PCB叠层/阻抗场求解器套装软件

Speedstack PCB叠层设计工具是Si8000m现场求解阻抗计算器和Speedstack专业层PCB叠层设计系统的打包组合。它允许阻抗计算和层堆叠/建立文档。

对于PCB制造商，Speedstack PCB与行业标准Polar Si8000m PCB控制的阻抗现场求解器对接。它包括Polar的Si8000m的链接和许可证，使用经过验证的Polar Si8000m多个介电边界元素场求解器来提供堆栈的阻抗数据。

刚性和柔性-刚性堆叠的理想选择

Speedstack PCB使OEM设计人员能够在短短几分钟内创建准确，高效的刚性和柔韧性PCB叠层，并提供无错误的文档，以更好地控制成品板。对于PCB制造商来说，Speedstack PCB提供了灵活性，可以快速计算替换替代材料的影响，从而在保持指定参数和电路板性能的同时，提高可制造性并降低成本。导航器提供了在刚柔结构内的刚性和柔性堆栈的清晰上下文视图，并允许在堆栈之间轻松显示显示的材料。

在建模和记录网格/交叉影线地面时，可以使用Speedstack PCB。结构数据和网格几何形状可以在Speedstack和现场求解器之间轻松共享。相关的技术报告还支持同一电介质层上的不同材料，从而提高了堆叠设计者和制造者之间文档的清晰度。

下载Speedstack PCB手册

Polar UK: Speedstack Flex –刚柔结合的PCB叠层设计和文档工具

Speedstack Flex刚柔结合的PCB叠层设计工具允许PCB制造商和OEM工程师使用Speedstack PCB叠层设计工具系列创建并记录刚硬的PCB层叠层。

它使OEM设计人员可以在几分钟内创建准确，高效的刚柔PCB叠层，并提供无错误的文档，以对成品板进行更严格的控制。另一方面，对于PCB制造商来说，Speedstack Flex提供了灵活性，可以快速计算替换替代材料的可能影响，以改善可制造性并降低成本，同时保持指定的电路板参数和性能。

主要特点

  • 网格/交叉影线地平面
  • 内部覆盖
  • 双峰-提供两个或两个以上柔韧性芯之间存在气隙的情况。
  • 每种材料可定义的颜色
  • 强大的堆栈浏览器/搜索选项
  • 高质量的无错误文档

XFE Cross Hatch Flex增强功能

Polar使用专有技术XFE（Crosshatch Flex Enhancement）产生了另一种方法来对交叉影线进行建模，该技术使用Polar的2-D场求解器，但使用独特的算法来校正各种典型受控阻抗结构上的挠曲影响。

这种方法使求解器能够更紧密地建模各种交叉影线几何形状的影响。XFE选项既适用于Polar的Si8000无损传输线阻抗求解器，也适用于与频率相关的Si9000无损传输线场求解器的无损模式，如上图所示，可配置剖面线间距（HP）和宽度（HW）

XFE的主要优点

  • 在生产阻抗受控的柔性PCB时减少原型匝数
  • 提供具有交叉影线或网状接地回路的受控阻抗线的建模
  • 建模基于久经考验的Polar BEM求解器
  • 可作为所有无损传输线的Si8000m和Si9000e的选件
  • 适用于任何部署网状/交叉影线返回平面的PCB类型，例如中间层

    Polar UK: CGen PCB / CGen Si-PCB阻抗和插入损耗测试片发生器

    CGen测试片生成器将手动创建阻抗测试片的耗时过程减少到仅几分钟，并添加了强大的新功能，这些功能使测试片生成具有新的控制和灵活性。
    CGen PCB Coupon Generator是一个自动阻抗测试片生成器，可让您从头开始创建受控的阻抗测试测试片，或者从Speedstack PCB和Speedstack Si导入成品叠层，或者从Polar Si8000m和Si9000e场求解器导入结构。

    CGen Si融合了CGen PCB的所有功能，并增加了插入损耗测试片功能。请注意，插入损耗测试片的设计需要根据OEM要求进行微调，并且可能仍需要对发射和通孔结构进行最终调整。如有任何疑问，请咨询您的设计机构。

    替换脚本化测试片生成器

    CGen通过简单的四步过程代替了耗时的手动或脚本化测试片创建：

    • 导入或创建样片层堆叠和阻抗结构
    • 选择试样和阻抗测试探头
    • 实时编辑和预览更改
    • 导出Gerber和钻孔文件

    下载手册