设计

 

POLAR:叠层设计工具刚性及软硬结合板堆栈设计

Speedstack 是一种简单的工具,可供 PCB 设计者和制造商设计及记录多层式 PCB的堆栈,并提供阻抗、钻孔及材料的信息。自动堆栈选项可通过指定电路板厚度、层数、电气层类型及阻抗等主要设计值来进行自动化的堆栈设计。Polar现已推出全新的 Speedflex 产品,可用来设计完整的刚挠结合板

System configurations:

Speedstack —手动 / 自动堆栈设计

Speedstack PCB — 包含可控阻抗的堆栈设计,是 PCB制造商及前端工程部门的理想选择

Speedstack SI — 包含可控阻抗及损耗预测的堆栈设计,适合高速 PCB 设计者使用

Speedflex — 刚挠结合板的堆栈设计

下载 Speedstack 手册

下载 IPC2581 信息

 

POLAR:Si8000m无损耗阻抗设计模拟器

Si8000m — 可在多种介电结构上建立阻抗模型的场效解算器

Si8000m 利用边界元素分析来计算指定 PCB 走线结构的可控抗阻。此工具广泛应用于全球的 PCB 设计、布局及制造。其简单易用的快速解算程序和内置的图形选项,为设计人员提供了一个用于完整无损耗传输线设计的强大工具。

下载Si8000m手册

 

POLAR:Si9000e损耗线设计模拟器

Si9000e — 具备场效解算功能的损耗线设计系统

随着对加快 PCB 设计的要求不断增加,负责预布局的工程师需要在关键的高速传输线路上建立损耗模型。Si9000e 能够快速准确地在 PCB 上依据频率建立损耗模型。

下载Si9000e手册

 

Polar UK: Si9000e 高精度PCB传输线模拟软件

通过其快速,准确,与频率相关的传输线建模,Si9000e可以对传输线损耗,给定频率下的阻抗进行建模,并提取各种流行的PCB传输线(超过100种结构)中的完整传输线参数。Si9000e提取RLGC矩阵并针对要设计的结构快速绘制一系列传输线信息。损耗用三种方式绘制,清楚地表明了电介质,铜和总损耗,从2017年开始,包括用于粗糙度建模的Hammerstad,Groisse和Huray方法。

主要特点

  • 与Speedstack链接为Speedstack Si
  • Si串扰选项–多线和差分对(无损)串扰–建模走线之间的耦合
  • Speedstack的Si Projects选项可保存结构组
  • 粗糙度建模–平滑/ Hammerstad / Groisse / Cannonball-Huray
  • 内置阻抗图
  • 绘制导体,电介质和插入损耗的图表
  • 全面的S参数图一览-幅度,相位和史密斯圆图
  • 单端和混合模式S参数图表和数据表
  • 用户定义的S参数源和终端阻抗
  • 频率依赖性建模低至1KHz
  • 通过残桩孔检查进行/不进行

Si9000e选件 

  • XFE选项–为柔性和刚性刚性PCB提供交叉阴影线返回路径建模 
  • Si串扰选项–多线和差分对(无损)串扰–建模走线之间的耦合 
  • Si Excel界面选项– MicrosoftExcel®界面选项,用于Si9000e中的无损计算 
  • Speedstack Si的Si Projects选项Si保存结构组

下载Si9000e手册

 

 

XPEEDIC:ViaExpert – 三维过孔模型抽取工具

信号通路中的阻抗不连续性对高速通道设计的信号完整性会产生重要的影响。在许多不连续中,过孔的不连续性在高速通道设计中有着至关重要的地位,准确控制过孔的阻抗是整个链路设计的关键.

三维全波电磁仿真常用于分析过孔的不连续性,然而工程师使用的传统的三维全波仿真存在着很多缺陷,比如模型建立比较复杂和耗时很长等。

ViaExpert提供了一种快速、准确的方法来模拟布线前后的场景,内置的连接脚本和模板功能让用户能快速部署模型,改变走线,设置焊盘、叠层等。

ViaExpert支持如下功能:

  • 优化网格算法,提高计算速度和精度
  • FEM3D求解器提供了高精度、高质量的解决方法
  • Hybrid求解器提供了更快速的解决方法,效率远高于市场上的同类产品
  • 多种方式创建模型和导入brd模型
  • 自动端口识别,分析设置
  • 支持参数优化和扫描分析
  • 3D视图功能使模型检查更轻松直观
  • 支持将结果导出到HFSS和CTS
  • 使用SnpExpert工具显示S参数和TDR等曲线

XPEEDIC: SnpExpert – S参数处理和分析工具

S参数传统上用于射频或者微波设计,随着高带宽高速率的发展,现在已被广泛应用于高速数字设计。

芯禾SnpExpert工具是专业针对高速背板和连接器设计中高速串行信号的S参数分析,已经具有在连接器设计方面所需要的S参数分析功能,它能很好地协助连接器开发人员快速高效地完成连接器及测试验证板链路设计。

提供了一种不仅能查看频域S参数而且能分析时域TDR来观察系统无源互连器电性能的快速途径,根据这些参数,可以直接找出设计中的阻抗不匹配点和改变设计参数来优化串扰耦合。。一键式差分对定义和受害线/攻击线设置,加上内置的NEXT、FEXT、PSXT、 ILD、ICR和ICN,有助于客户快速评估串扰。内置的延时和抖动计算省去了繁琐的电路原理图设置。内置的IEEE 802.3ap、802.3ba、802.3bj和OIF CEI 25G/28G合规标准有助于快速显示S参数合规性。内置的无源性、因果性、互易性和稳定性指标来分析S参数的质量。内置的模板使从S参数绘制到Word 或PPT报告的过程自动化完成。直通去嵌的方法通过移除测试夹具影响能帮助SI工程师快速获的DUT特征参数。2D全波求解器快速、准确的获取传输线特性。

XPEEDIC: ChannelExpert – 链路仿真和分析工具

随着越来越快的数据输速率需求,高速串行通道的设计正变得越来越具有挑战性。在多兆位/秒的数据速率下,链路设计师必须表征信号路径中从发送到接收的所有部分,包括连接器、通孔和走线等。它们通常都用S参数或者RLGC传输线(TML)模型来代表.

传统的SPICE电路仿真器对这种S参数和TML模型的混合通道,尤其面对大量的端口时,很难有效的处理。

芯禾科技推出的ChannelExpert作为一款创新的链路设计和仿真工具,很好地填补了这块市场空白:它提供了一种快速、准确的方法来解决S参数和TML模型产生级联网络后的信号完整性问题。它的频域级联技术和二维RLCG全波传输线的求解器能够进行快速准确的信道仿真。它直观的图形界面,让工程师能轻松地设计、分析和优化其高速信号通道,以符合设计标准。它可以使用表格的形式快速建立通道。其参数化扫描功能通过扫描通道内模块S参数来支持what-if分析

UCAMCO NV: Integr8tor

Integr8tor - pre-CAM 工程设计软件

这是比利时 Ucamco NV 公司生产的第 7 代销售和工程设计工具。它可在 pre-CAM 环境中自动完成数据输入和设计分析,帮助销售 / 工程团队获得用于产品工程及生成报价的快且更准确的信息。它可使完整的 CAM 数据在工装程序开始时就存在,以帮助使用者有效管理其时间。

下载 手册

Legend Design USA 呈现 MSIM PCB

MSIM PCB  -  Spice 仿真器

联想设计 USA 提供 MSIM PCB,高速,高精度的 SPICE 仿真器。这是一个行业成熟的模拟器优化的算法,提供无与伦比的精确度,性能和价值。 MSIM 可用于许多设计验证像模拟电路,混合信号电路和RF设计。是一个简单的采用它的软件轻松集成到任何设计环境包括波形分析和压缩文件包容。 MSIM PCB 补充 Simbeor 对整个流道设计进行SPICE仿真与验证。

 

下载手册

CSiEDA: 全方位解决方案套装

日本 CSiEDA 公司推出用于设计高性能、高速模拟和数字电路板的全套 EDA 软件。这些工具简单易用并且无缝整合,使用户能够将其设计从概念转化为实际的产品。CSiEDA 套装包括:

WinSchematic – 电路图设计解决方案

WinSpice – 电路模拟解决方案

WinSignal – 信号完整性分析解决方案

WinPCB – 印刷电路板电路设计解决方案

WinGerber – CAM 编辑显示解决方案

Win3DView – 3D 封装设计解决方案

ElectraRoute – 自动路由解决方案

下载手册

 

CRNX: 控制反射噪音及串音噪音

这场为期两天的高级信号完整性培训课程将仔细探讨为降低反射噪音及串音至可接受水平而采取的设计程序与原则。本课程所讲述的设计原则最适合用于 2 Gbps 以下的单端及差分设计。在本课程中将回答有关稳健设计、路由拓朴和终端策略的设计规则的问题。

 

下载课程详情。

BDPSI: 信号完整性最佳设计实践

通过这项由信号完整性传播顾问 Eric Bogatin 博士设计及主讲的一日课程建立您的工程直觉。在本课程中,您将学习一种有效率的设计程序,让您在设计下一个产品时可从一开始就排除信号完整性的问题。此程序的关键在于识别六种信号完整性问题、其根本原因以及可排除这些问题的设计指导原则。本课程将介绍并探讨信号完整性的最基本原则。

 

下载课程详情。

 

POLAR: C-Gen 测试条生成器

Coupon Gen 是一种可从多层堆栈产生可控阻抗条的自动工具。该工具可独立用于 Si8000m / Si9000e 或搭配 Speedstack PCB / SI 使用,以自动生成阻抗条,然后轻松导出至用于生产的 CAM (计算机辅助制造)软件。

CGen PCB — 用于阻抗条的自动测试条生成器

CGen SI — 用于损耗条的自动测试条生成器

下载 CGen 手册

 

POLAR: XFE — Si8000m / Si9000e 场效解算器的交叉结构柔性增强功能

Polar 宣布推出适用于其 2D 场效解算器 Si8000m 和 Si9000e 的全新交叉结构柔性增强功能(Xhatch Flex Enhancement,XFE),可用来模拟一般用于柔性印刷电路板电路中的十字交叉板的作用。现在利用能够修正精细几何和柔性材料变化的 Polar 专有多通道模拟功能,可对无损耗可控阻抗结构执行精确的模拟。

欲知更多详情,请联系我们。

Polar UK: Si8000m无损PCB控制阻抗场求解器

Si8000m是一种边界元方法场求解器,它建立在早期的Polar阻抗设计系统中熟悉且易于使用的用户界面上。Si8000m增加了增强的建模功能,以预测多个介电PCB构建的最终阻抗,并考虑到了近距离差分结构上介电常数的局部变化。Si8000m假定传输线中的插入损耗可忽略不计。Si8000m现场求解阻抗设计系统提供了高级的现场求解方法,可以对大多数电路设计进行建模,并且完全替代了CITS880s和RITS550 / 880手动和自动受控阻抗测试系统。

主要特点

  • 强大的阻抗设计系统
  • 阻抗目标寻求
  • 建模多个介电PCB
  • 16单端结构
  • 27个差分结构
  • 36个单端共面结构
  • 36个差分共面结构
  • 缩短上市时间
  • 单端和差分建模
  • 计算网格铜和树脂区域的效果
  • 增强型阻焊层模型
  • 图形生产变化
  • 可选的传输线电阻计算器

Si8000m选件

  • XFE选项–为柔性和刚性刚性PCB提供交叉阴影线返回路径建模
  • Si串扰选项–多线和差分对(无损)串扰–建模走线之间的耦合
  • Si Excel界面选项– MicrosoftExcel®界面选项,用于Si8000m / Si9000e中的无损计算
  • Speedstack的Projects选项保存结构组

下载Si8000m手册

Polar UK: Speedstack Si – 用于阻抗和插入损耗控制的PCB的叠层设计

Speedstack Si插入损耗受控的PCB叠层设计工具是为需要通过阻抗和插入损耗控制来管理PCB叠层的设计人员,制造商或PCB技术人员制作的。除了合并插入损耗场求解器功能之外,Speedstack Si还允许将插入损耗项目快速导入和导出到Si9000e插入损耗场求解器中,以便您可以详细分析堆栈设计。

Speedstack Si具有丰富的报告功能,不仅可以生成堆积材料数据,而且还可以绘制出预测的插入损耗特性图-包括使用Hammerstad,Groisse和Cannonball-Huray方法进行粗糙度的行业标准建模。

下载Speedstack Si手册

 

Polar UK: Speedstack PCB – PCB叠层/阻抗场求解器套装软件

Speedstack PCB叠层设计工具是Si8000m现场求解阻抗计算器和Speedstack专业层PCB叠层设计系统的打包组合。它允许阻抗计算和层堆叠/建立文档。

对于PCB制造商,Speedstack PCB与行业标准Polar Si8000m PCB控制的阻抗现场求解器对接。它包括Polar的Si8000m的链接和许可证,使用经过验证的Polar Si8000m多个介电边界元素场求解器来提供堆栈的阻抗数据。

刚性和柔性-刚性堆叠的理想选择

Speedstack PCB使OEM设计人员能够在短短几分钟内创建准确,高效的刚性和柔韧性PCB叠层,并提供无错误的文档,以更好地控制成品板。对于PCB制造商来说,Speedstack PCB提供了灵活性,可以快速计算替换替代材料的影响,从而在保持指定参数和电路板性能的同时,提高可制造性并降低成本。导航器提供了在刚柔结构内的刚性和柔性堆栈的清晰上下文视图,并允许在堆栈之间轻松显示显示的材料。

在建模和记录网格/交叉影线地面时,可以使用Speedstack PCB。结构数据和网格几何形状可以在Speedstack和现场求解器之间轻松共享。相关的技术报告还支持同一电介质层上的不同材料,从而提高了堆叠设计者和制造者之间文档的清晰度。

下载Speedstack PCB手册

Polar UK: Speedstack Flex –刚柔结合的PCB叠层设计和文档工具

Speedstack Flex刚柔结合的PCB叠层设计工具允许PCB制造商和OEM工程师使用Speedstack PCB叠层设计工具系列创建并记录刚硬的PCB层叠层。

它使OEM设计人员可以在几分钟内创建准确,高效的刚柔PCB叠层,并提供无错误的文档,以对成品板进行更严格的控制。另一方面,对于PCB制造商来说,Speedstack Flex提供了灵活性,可以快速计算替换替代材料的可能影响,以改善可制造性并降低成本,同时保持指定的电路板参数和性能。

主要特点

  • 网格/交叉影线地平面
  • 内部覆盖
  • 双峰-提供两个或两个以上柔韧性芯之间存在气隙的情况。
  • 每种材料可定义的颜色
  • 强大的堆栈浏览器/搜索选项
  • 高质量的无错误文档

XFE Cross Hatch Flex增强功能

Polar使用专有技术XFE(Crosshatch Flex Enhancement)产生了另一种方法来对交叉影线进行建模,该技术使用Polar的2-D场求解器,但使用独特的算法来校正各种典型受控阻抗结构上的挠曲影响。

这种方法使求解器能够更紧密地建模各种交叉影线几何形状的影响。XFE选项既适用于Polar的Si8000无损传输线阻抗求解器,也适用于与频率相关的Si9000无损传输线场求解器的无损模式,如上图所示,可配置剖面线间距(HP)和宽度(HW)

XFE的主要优点

  • 在生产阻抗受控的柔性PCB时减少原型匝数
  • 提供具有交叉影线或网状接地回路的受控阻抗线的建模
  • 建模基于久经考验的Polar BEM求解器
  • 可作为所有无损传输线的Si8000m和Si9000e的选件
  • 适用于任何部署网状/交叉影线返回平面的PCB类型,例如中间层

    Polar UK: CGen PCB / CGen Si-PCB阻抗和插入损耗测试片发生器

    CGen测试片生成器将手动创建阻抗测试片的耗时过程减少到仅几分钟,并添加了强大的新功能,这些功能使测试片生成具有新的控制和灵活性。
    CGen PCB Coupon Generator是一个自动阻抗测试片生成器,可让您从头开始创建受控的阻抗测试测试片,或者从Speedstack PCB和Speedstack Si导入成品叠层,或者从Polar Si8000m和Si9000e场求解器导入结构。

    CGen Si融合了CGen PCB的所有功能,并增加了插入损耗测试片功能。请注意,插入损耗测试片的设计需要根据OEM要求进行微调,并且可能仍需要对发射和通孔结构进行最终调整。如有任何疑问,请咨询您的设计机构。

    替换脚本化测试片生成器

    CGen通过简单的四步过程代替了耗时的手动或脚本化测试片创建:

    • 导入或创建样片层堆叠和阻抗结构
    • 选择试样和阻抗测试探头
    • 实时编辑和预览更改
    • 导出Gerber和钻孔文件

    下载手册

     

    Xpeedic: ChannelExpert – 通道建模

    ChannelExpert凭借其内置的先进电路和EM求解器技术,提供了一种快速,准确,简便的方法来评估和分析布局前或布局后高速通道。

    对于数字系统设计人员而言,模拟高速SERDES通道具有挑战性。有许多不同的仿真场景,涵盖从布局前/布局后,频域/时域/统计分析,一致性检查到TX / RX优化的范围。 

    ChannelExpert提供了许多内置的通道模板,以支持布局前浏览。支持参数S参数和传输线模型,以简化通道探索。对于布局后场景,ChannelExpert可以通过内置场求解器自动生成的模型,从带有传输线和3D的物理布局中提取带有或没有串扰的所需通道。

    • 内置2D RLGC求解器可对TML建模
    • 一键轻松创建表格的多通道
    • 内置模板可快速创建单通道和多通道
    • 易于导入PCB文件以创建通道
    • 支持传统BP,正交直接BP,正交中平面BP的完整BP仿真
    • 支持从大量PCB文件生成高速SERDES通道,并执行串扰和插入损耗仿真
    • 支持具有DFE,CTLE和FFE的缓冲区,根据信道特性自动优化均衡系数
    • 内置的基材和堆叠数据库可为TML建模
    • 参数化S参数文件和传输线物理参数,便于进行通道探索
    • 为基于S参数的频域和串扰分析添加多种内插法和外推法
    • 支持COM(通道操作余量)分析
    • 无缝链接到SnpExpert以进行S参数查看和后处理

    下载ChannelExpert手册

    Xpeedic:ViaExpert – 过孔建模和仿真

    ViaExpert提供了一种快速而准确的方法来对通孔进行建模和仿真。它使设计人员可以在布局前阶段通过模型快速构建并检查关键信号完整性指标,例如插入损耗,回波损耗和串扰。它还允许设计人员执行通孔和走线中断的布局后仿真。

    为了通过模型快速构建,ViaExpert提供了多种方法,包括内置模板,直接布局文件导入以及结合了布局跟踪突破和内置模板的组合流程。ViaExpert部署了两种现场求解器技术:有限元方法(FEM)求解器,另一种是混合型现场求解器。两者都采用分布式处理和多核并行化,这为模型计算增加了另一层次的加速。

    ViaExpert主要特点

    • 优化网格可提高仿真精度和速度
    • 与市场上的其他工具相比,快速的3D FEM和混合求解器可提供更好的容量和速度
    • 在XDPM(Xpeedic分布式处理管理)模块的管理下支持HPC,远程和本地模拟,以最大化计算机的高可用性
    • 内置连接器封装库,易于通过模型构建连接器
    • 创建Via模型或导入Cadence .brd,.mcm,.sip文件的多种方法
    • 支持任意通过数组定义,移动,复制,对齐上/下/左/右,水平/垂直分布,在2D占位窗口中撤消和重做功能
    • 易于添加通过泪滴和痕量补偿
    • 易于修改叠层,走线长度,走线宽度,焊盘尺寸和反焊盘尺寸
    • 支持在2D占位窗口中任意定义参数的保持力定义,管理和使用,以探索最佳的防垫板几何形状,可以通过直线/圆弧或常规参数化的几何形状的结合来定义保持力形状
    • 优化路由方法并支持按轴或段定义轨迹
    • 自动端口生成,简化了EM分析设置
    • 3D视图使模型检查更加容易
    • 支持参数化和优化扫描模拟
    • 支持导出到第三方工具(例如HFSS或CST)的模型

    下载ViaExpert手册

     

    Xpeedic: SnpExpert – S参数模型

    Xpeedic SnpExpert通过查看频域中的S参数并检查时域反射仪(TDR),提供了一种快速了解系统中无源互连器电气特性的方法。一键定义差分对和受害者/攻击者设置,以及内置的NEXT,FEXT,PSXT,ILD,ICR和ICN,可让用户快速评估串扰。

    SnpExpert 主要特点

    • 一键式定义差分对和受害者/攻击者对
    • 内置合规性指标,例如IEEE802.3,OIF CEI等。
    • 内置RF组件模板图  
    • 内置仅直通解嵌(TOD)
    • 内置的开放式短/直通去嵌入(OTD)方法用于片上去嵌入
    • 内置延迟和偏斜计算器
    • 一键支持多条数据曲线选通并导出S参数
    • 内置RLGC求解器,用于传输线
    • 从S参数文件中提取Dk / Df的多种方法
    • 内置被动/因果关系/互易性/稳定性检查器
    • 支持将S参数转换为宽带香料或Hspice RFM模型
    • 支持S-> RLGC,RLGC-> S,S-> W元素转换
    • 支持S参数的复数
    • 支持将多个s4p文件组合为一个snp
    • 支持Touchstone 2.0
    • 支持Python脚本以调用大多数SnpExpert功能,包括S参数导入,绘图,添加标记,TDR,TOD等
    • 易于生成MS Word和PPT格式的报告

    下载SnpExpert手册

     

    Xpeedic: TmlExpert – 快速,准确的TML建模和仿真

    TmlExpert是一个用于处理TML建模和仿真的应用程序。它提供了一种快速方便的方法来创建TML模型,从仿真结果检查(如插入损耗,回波损耗,串扰)中进行检查,还允许设计人员对后布局进行仿真和跟踪处理。

    TmlExpert拥有3D求解器技术,包括2D RLGC,2.5D MoM和3D FEM,以实现最佳的准确性和便利性,并且具有用于传输线结构的各种模板,包括阴影线接地平面和光纤编织

    主要特点

    • 快速的FEM3D和2D RLGC求解器提供了更好的容量和速度
    • 最佳3D网格可提高仿真精度和速度
    • 支持自适应扫频和多线程处理技术,以实现出色的性能加速
    • 内置多个模板,可轻松进行传输线电气特性探索,包括选项卡式路由模板,蛇形路由模板和传统传输线模板
    • 自动端口生成简化了EM分析设置
    • 3D视图使模型检查更加容易
    • 支持导出到第三方工具(例如HFSS)的模型

    下载TmlExpert手册

    Xpeedic: CableExpert – 快速,准确的电缆建模和仿真

    电缆组装是网络系统中的关键构建组件。精确的电缆建模已成为实现具有数千兆位数据速率的所需信号完整性的必要条件。例如10G / 40G / 100G以太网中用于SFP和QSFP接口的双轴电缆。仅举几例,许多参数会对信号质量产生重大影响,例如漏极类型和屏蔽模式。工程师需要一种快速准确的方法来对电缆进行建模和仿真,从而对信号完整性具有高度的信心。

    CableExpert 提供了使用内置模板快速构建3D模型的方法

    • 各种排水类型,包括中心排水和双排水
    • 多种双屏蔽,包括纵向和缠绕
    • 自动端口生成以简化EM设置
    • 参数扫描可轻松进行假设分析

    CableExpert 主要特点

    • 与市场上用于电缆仿真的其他工具相比,快速2D FEM RLGC求解器具有更好的容量和速度
    • 支持自适应扫频和多线程处理技术,以实现出色的性能加速
    • 最佳2D网格可提高仿真精度和速度
    • 自动端口生成简化了EM分析设置
    • 支持双轴电缆,双绞线,LVDS电缆,IEEE 1394,差分电缆和USB C型模板的参数化和优化扫描仿真
    • 轻松将CableExpert模拟项目导出到HFSS,以轻松进行验证

    下载CableExpert手册

     

    Xpeedic: Heracles - 用于高速设计的自动SI签核

    Heracles是第一个用于高速设计的SI签核工具。它集成了新型混合全波EM解算器,其精度与常规3D解算器相同,但速度要高得多。混合求解器利用了PCB布局的分层特性,并采用了逐层分解的思想,以降低问题的复杂性,并实现针对全板串扰扫描而优化的计算速度。借助自动的SI签核流程,我们可以使用该工具在几个小时内完成完整的全板串扰扫描,从而大大减少了版图后检查时间,实现了布局优化,并确保了整个板的覆盖范围。

    Heracles使SI工程师能够扫描连接器或BGA封装下的Via引脚区域和突破区域,以检查是否存在阻抗和串扰。从S参数中得出诸如频域集成串扰噪声(ICN)或时域波形TDT之类的串扰指标,以量化串扰。

    Heracles主要特点

    • 内置的通用EM解算器引擎,具有可控制的精度和速度,可在几小时内完成全板扫描,包括FEM3D解算器,Hybrid Solver和Pure Via Solver
    • 内置高速I / O兼容性,例如以太网,PCI Express,DDR,USB,SATA和SAS,其中串扰对数据速率不断提高的高速PCB设计人员构成了巨大挑战
    • 提供两种灵活的方法来选择可能存在SI问题的串扰扫描区域,方法是通过在高速I / O合规性中定义的网络匹配规则或手动选择
    • Heracles XSE提供了交互式界面来调用ViaExpert来可视化,扫描和优化串扰模型,并导出到HFSS以实现更好的相关性

    下载Heracles手册